芯片设计

尽管预计2027年将有更多产能进入市场，但由于人工智能基础设施部署持续推高内存消耗，预计供需状况仍将保持紧张。

虽然半导体设计知识产权（IP）市场规模达 94.5 亿美元，但它却是全球整个半导体价值链中不折不扣的架构瓶颈。

兼容性测试是RISC-V生态的统一标尺，抹平不同芯片的设计差异，解决软硬件适配碎片化问题，真正实现“一套软件，多机通用”。

本文将深入拆解这两大异构设计的技术内核，探讨它们如何协同工作，以及面临的工程挑战。

本文与ST专家Giuseppe Desoli探讨了以内存为中心的芯片设计、存内计算，以及在人工智能真正融入微控制器、传感器或机器人灵巧手之前，芯片硬件层面需要做出哪些方面的改变。

光Chiplet有望突破铜互连的带宽、功耗和传输距离限制，但将光子技术应用于先进封装比简单地用一种信号介质替换另一种信号介质要困难得多。

下一代芯片的性能，一定程度上将取决于行业能否在全设计流程打通电气、热学、机械、流体动力学的专业能力。

算力芯片的运算速度，早已远超数据读取速度。随着AI算力不断升级，GPU算力呈指数级暴涨，存储的读写带宽、延迟速度，反而成为制约AI效率的核心短板。

常规测试覆盖日常运行场景，但很多严重Bug隐藏在看似不可能发生的极端场景中，可能引发系统崩溃、计算错误甚至安全风险。今天我们就来聊聊芯片极端场景故障的成因，以及边界测试对RISC-V意味着什么。

近期SEMI更新的行业预测数据，彻底坐实了赛道爆发趋势：2026年全球半导体制造设备总销售额将达到1659亿美元，同比大幅增长23.2%，刷新历史最高纪录。