AI对算力的需求，正迅速超越现有电力基础设施的承载能力。高盛全球研究院指出，下一代服务器设计将进一步加剧这一趋势：仅一个文件柜大小的空间内，其耗电量便足以满足超1000户家庭的用电需求。
随着工作负载持续扩张，能效如今已与原始性能同等关键。对于研发AI芯片的工程师而言，核心挑战不再仅仅是加速模型运行，而是在每瓦功耗下实现性能最大化。
设计理念的转变
AI工作负载的激增，正迫使芯片研发迎来范式转变。能效优化必须从设计最早阶段便纳入考量，影响从概念、架构到生产的全流程决策。将热行为、内存流量、架构取舍与工作负载特性，整合进统一的功耗感知设计流程，才能开发出可高效扩展、且不突破数据中心或边缘设备能耗限制的系统。
传统上，设计团队主要聚焦时序与性能，仅在流程末期才关注功耗问题。如今，这一模式已然过时。
新思科技针对大量设计项目的客户调研显示：在架构阶段便着手优化功耗，可实现 30%–50% 的能耗节省；而等到设计实现阶段再优化，通常只能获得微乎其微的改善。早期探索可在架构、内存层级与负载映射方案固化前做出决策，通过合理取舍平衡吞吐量、面积与能效。
架构分析：功耗优化的核心工具
在寄存器传输级（RTL）定稿前，一套完整的功耗分析流程能够揭示能耗去向，以及电压、频率与性能之间的取舍关系。架构建模可快速评估各类技术方案，例如动态电压频率调节（DVFS）、关闭闲置电路的电源门控（Power Gating）、优化片上网络（NoC）内部数据流，并支持更智能、更节能的设计选择。
事务级仿真可帮助团队测算预期负载，并预测配置变更带来的影响。这种早期洞察能够指导软硬件划分、接口规模规划与内存布局，这些都是决定芯片整体能效的关键因素。
数据迁移：隐藏的功耗黑洞
计算并非能耗的唯一来源。在许多AI芯片中，数据迁移所消耗的功耗甚至超过运算本身。内存层级之间、小芯片之间的每一次数据传输，都会带来显著开销。这正是所谓 “内存墙” 的核心：算力增长已远超内存带宽的支撑能力。
为缩小这一差距，设计人员可通过引入存内计算或模拟架构、选用高带宽内存（HBM）接口、或采用能最小化数据流的稀疏算法，来减少不必要的数据传输。数据通路分析越早开展，节能潜力越大；因为后期修复几乎无法挽回因早期划分不当造成的能耗浪费。
日益严峻的散热挑战
随着设计向多裸片、小芯片架构演进，热密度已成为首要约束条件。将多颗裸片封装在同一颗芯片内，会形成高度集中的发热区域，在设计后期极难处理。因此，有效的热规划必须从系统划分开始：分析计算模块的分布方式，以及热量如何在堆叠结构或中介层中传导。
在布局与版图规划前提前完成多种配置建模，工程师便可避开高热应力区域，并规划散热方案，确保芯片在负载下仍能稳定发挥性能。
针对真实工作负载进行优化
与传统通用芯片不同，AI芯片大多为专用场景设计。无论设备用于边缘推理、数据中心训练还是专用分析，其能效都取决于硬件与目标负载的匹配程度。流片前通过仿真、原型验证与原型样机测试典型应用场景，可据此精细调优硬件参数。
对从待机到持续训练等多种工作模式进行性能剖析，能暴露那些直到芯片从代工厂流片回来才会显现的低效问题，同时确保设计在各类场景下都能保持高利用率与稳定的能效表现。
能效优化不止于流片
功耗监测与管理必须在芯片量产之后持续进行。工艺偏差、器件老化与环境因素都会随时间改变运行特性。通过芯片全生命周期管理方案集成片上监测与控制功能，工程师可在实际应用中跟踪功耗表现，并进行动态调整，在产品全生命周期内维持最优的每瓦性能。
AI硬件的下一轮突破，不仅来自更快的芯片，更来自更智能的工程设计——将功耗视为核心设计维度，而非事后补救。对当下的AI硬件而言，能效本身就是性能。
本文转自：半导纵横，转载此文目的在于传递更多信息，版权归原作者所有。如不支持转载，请联系小编demi@eetrend.com删除。
