多年来，SoC性能的提升主要依靠工艺制程的进步和将更多功能集成到单一芯片上。但这种模式正变得越来越难以维持。先进节点的掩膜成本持续攀升，掩膜版限制制约了最大芯片面积，而随着设计面积增大，良率急剧下降。
汽车领域进一步加剧了这一压力：现代汽车在其长达十年甚至更长的产品生命周期中，需要处理不断扩展和变化的工作负载组合。
Chiplet（芯粒/小芯片）提供了一种不同的思路。它并非构建一个大型单片式器件，而是将功能划分为更小的硅模块——即芯粒，这些芯粒在封装内组合在一起，并通过高带宽的Die-to-Die互连（如通用芯粒互连标准UCIe）进行连接。该系统在行为上仍类似于单个SoC，但在物理上分布在多个芯片上。
这种模式已在数据中心和高性能计算领域得到确立。如今，它正进入汽车领域。近日，欧洲CHASSIS项目（基于芯粒的软件定义汽车硬件架构）——一项由宝马、imec、博世支持，Imagination Technologies作为贡献伙伴参与的为期三年的研究计划——宣布启动其Automotive Base Die项目：一款采用5nm工艺的芯粒，旨在作为开放、多供应商汽车SoC平台的中央集成枢纽。Imagination正为该计划贡献其最新的功能安全GPU IP——ImaginationDXS GPU。
推荐阅读
Imagination 将 GPU 专业技术引入 CHASSIS 全新 Chiplet 项目
分解作为一种设计策略
采用芯粒的动机是切实的。将大型SoC拆分为较小的芯片可提高良率并有助于控制成本，因为缺陷密度对大芯片的影响比几个小芯片更严重。它还允许不同功能在最适合它们的工艺节点上制造——这在汽车领域是一个特别的优势，因为成熟、经过验证的节点上稳定的I/O和安全组件，必须与领先节点上快速演进的计算能力共存。与在PCB上组装多个分立SoC相比，芯粒通过低电压的Die-to-Die链路（如UCIe）连接，其能耗可低于每比特一皮焦耳。
同样重要的是模块化。通过定义良好的接口，硅模块可以在产品线之间复用。这使得系统能够跨性能点进行扩展，而无需重新设计整个器件，从而支持具有不同成本和能力目标的产品系列。OEM厂商可以将一个平台扩展到不同车辆细分市场和性能点，而无需重新设计核心硅片，从而在整个产品线中降低硬件工程和软件移植成本。
GPU集成的系统级考量
这种灵活性背后是复杂性的转移。在单片式设计中，互连行为和内存访问模式是器件内部的，对使用它们的IP来说基本不可见。当将SoC分解后，同样的行为变成了显式的、系统级的约束。带宽、延迟和数据局部性现在直接影响性能，而对GPU的影响尤为突出。
在传统SoC中，内存流量通过条带化和地址哈希技术，在多个接口之间精心平衡，以确保可用带宽得到实际利用，而不是被控制器闲置。GPU正是基于这种行为的：它将内存视为共享的、均衡的、统一可访问的。
GPU工作负载也往往是动态的。在图形处理中，工作负载在运行时跨核心分配，任何处理块都可能触及内存的任何部分。访问模式跟随应用行为，而非固定调度规则，并且可能逐帧变化。将这两点结合起来——一边是物理上分布的内存，另一边是动态且不可预测的访问——芯粒系统中的GPU强烈倾向于内存在行为上像是统一的一样。在统一内存架构（UMA）中，即使内存物理上位于不同控制器之后或跨Die-to-Die链路，所有内存都可以以相似的延迟和带宽进行访问。这保留了GPU所依赖的假设，并允许带宽在整个系统中得到平衡。
如果内存被划分为独立的、非均匀的区域（NUMA），问题就变得更困难了。隔离的内存池对于独立工作负载来说没有问题，但当GPU核心需要协作时，这种模式就会失效。在这种情况下，Imagination GPU可以利用软件技术来复制特定数据集，使每个芯粒都能访问其自身的本地副本。这解决了挑战，但确实增加了一定程度的软件开销。
在这一层面上，功耗和热行为也变得更加显著。多个活动芯片共享一个封装时，热点变得不那么均匀，这意味着供电更难规划，长期可靠性降低，产品生命周期可能缩短。这些影响直接反馈到工作如何分配以及性能在持续负载下如何保持，这意味着在芯粒设计中，每个处理块的效率更加重要，而非不那么重要。
为什么Imagination GPU能很好地适配芯粒架构
在基于芯粒的SoC中，每个IP块都必须是一个“好公民”：与其他块有效通信、高效利用带宽并保持低功耗。由于GPU通常是内存流量的最大单一消耗者，其行为对整个系统如何扩展有着举足轻重的影响。尽管如此，Imagination GPU拥有一系列特性，使其非常适合如Automotive Base Die这样的芯粒项目。
芯粒模块之间的有效通信
集成本身需要直接了当，在不同IP块之间拥有清晰的接口，并具备扩展能力以匹配不同性能点，而无需重新设计核心架构。我们的多核技术为可扩展的芯粒解决方案提供了一个模型。对于多核设计，固件处理器将每个工作负载划分为多个片（例如，瓦片条带、工作组批次），这些片在逻辑上或空间上是连贯的，并共享数据访问。这些片被分配给每个核心，核心随后执行其承担的那部分工作负载。这种方法允许所有核心并发高效地运行。具有顺序依赖性的几何工作负载，则按渲染分配到核心阵列上。
所有这些处理的协调通过XPU总线处理，确保在处理依赖的工作负载之前，所有工作均已完成。此模型已经假定处理单元是分离的并通过定义好的接口连接，因此它可以自然地扩展到芯粒边界之外。无论核心位于同一芯片还是不同芯片上，相同的调度和通信机制都可以运行，同时保持足够的隔离以避免干扰。
带宽友好的处理器架构
在多芯片系统中，效率非常重要。功率密度和热分布成为封装层面的约束，而每瓦性能强的GPU更容易集成和扩展。
Imagination基于瓦片的架构与芯粒系统的效率要求高度契合。它通过将工作负载划分为小的、可管理的块，并将中间数据保留在芯片上，从而减少外部内存带宽需求。压缩技术和有效的缓存进一步减少了需要通过系统移动的数据量。在芯粒系统中，内存可能位于共享互连之后，这直接减轻了带宽压力，并有助于保持行为的可预测性。
面向汽车系统的安全关键处理
汽车是芯粒技术的主要市场。在这里，符合安全法规是选择处理器IP时的关键要求。Imagination在分布式安全机制领域的最新创新意味着，我们的处理器IP可以以远低于传统构建安全关键芯片带来的性能成本，实现ASIL-B认证。
总结
芯粒正在改变汽车系统的构建方式。曾经集中在单个单片器件中的功能，现在分布在多个芯片上并在封装层面进行集成。这使得系统能够更灵活地扩展，但也将内存架构和互连效率推到了系统性能的中心位置。
对于GPU而言，关键要求是双重的：保持统一、均衡的内存视图，并尽可能将流量从共享互连上移开。那些已经优化外部内存流量、在独立处理单元之间干净地分配工作负载，并在无需大量硅片开销的情况下达到功能安全的架构，在结构上更适合这种环境。
英文链接：https://blog.imaginationtech.com/imagination-chiplets-scaling-system-design-beyond-the-monolithic-soc
声明：本文为原创文章，转载需注明作者、出处及原文链接。
