RISC-V

RISC-V是一种基于精简指令集计算机(RISC)架构的开源指令集架构(ISA)。与其他商业架构(如ARM或x86)不同,RISC-V是由加州大学伯克利分校的学术界和行业合作伙伴开发的,它是一种开放、免费的指令集架构,具有可扩展性和灵活性。

RISC-V的设计目标是提供一种简洁、灵活且可扩展的架构,使其能够适应各种不同的应用场景,从微控制器到超级计算机等。RISC-V架构采用了模块化设计的理念,定义了基本的指令集,并允许用户根据自己的需求添加自定义指令集扩展(ISA扩展),从而实现对特定应用的优化。

由于其开放的特性,RISC-V架构在学术界和工业界都受到了广泛的关注和采用。它已经成为了各种不同领域的研究和开发的重要工具,如嵌入式系统、物联网、人工智能、边缘计算等。很多公司和组织都开始采用RISC-V架构设计自己的处理器芯片或者开发板,以满足不同领域的需求。

总的来说,RISC-V作为一种开放、免费的指令集架构,具有可扩展性、灵活性和通用性,已经成为了计算机体系结构领域的重要创新,并在全球范围内得到了广泛的应用和推广。

直播预告 | 全球首门基于RISC-V的官方课程来袭,与IMG共探下一代芯片人才培养

《RVfpga》课程到底能为教师和学生提供什么?除了教材外,Imagination 还能给予哪些支持?10月29日20:00分,我们将举办线上直播课,由Imagination 全球大学项目主管 Robert C.W Owen(罗伯特·欧文)带来更详细的介绍。

RISC-V 简介

RISC-V 是一个最新的,清晰的,简约的,开源的 ISA,它以过去 ISA 所犯过的错误为鉴。RISC-V 架构师的目标是让它在从最小的到最快的所有计算设备上都能有效工作。

Imagination推出首门RISC-V计算机体系结构课程

Imagination Technologies宣布推出完整的RISC-V计算机体系结构课程,该课程针对本科教学设计,是Imagination大学项目(IUP)的一部分。“RVfpga:理解计算机体系结构 ”课程包含一整套丰富的教学资料和实践练习,可以帮助学生了解处理器架构中的关键要素,包括多个IP内核,修改RISC-V内核的方法,以及IP内核的微架构。

RIOS实验室与Imagination Technologies建立战略伙伴关系,共同助力RISC-V生态发展

2020年8月19日,Imagination Technologies将其用于GPU的IP技术向RIOS国际开源实验室开放,并与实验室建立合作关系,成为其合作单位会员。对于RIOS实验室此前发布的首个RISC-V开发平台PicoRio,此次合作具有重大战略意义,将帮助进一步搭建一个完整、高效的开发平台及开源的RISC-V单板机生态。

使用RISC-V实现优化的数据传输

特定领域加速器(DSA)在片上系统(SoC)中正变得越来越常见。它通过优化其所实现的专用功能,以提供比通用处理器更高的每瓦性能。DSA的示例包括压缩/解压缩单元,随机数生成器和网络数据包处理器。其通常使用标准IO互连(例如AXI总线)连接到处理器内核群(core complex)。

助推RISC-V发展!Imagination出席SiFive研讨会并发表演讲

11月7日,由SiFive China(赛昉科技)主办、Imagination赞助的RISC-V技术研讨会在合肥举行。本次研讨会旨在分享RISC-V的研发经验、前沿技术动态、发展趋势、敏捷设计等内容,以助力芯片设计企业及开发人员提高开发效率、缩短上市时间、降低成本。Imagination高级经理马延代表公司出席会议并发表“加速异构SoC设计”的主题演讲。