RISC-V内核开始出现在异构SoC和封装中，从一次性的独立设计转向主流应用，被用于从加速器和额外的处理内核到安全应用等各种领域。
这些变化虽细微，但意义重大。这代表着越来越多的人接受基于开源指令集架构的芯片或小芯片（chiplet）可以与Arm、Synopsys（ARC）和Cadence（Tensilica Xtensa）等公司的内核相结合，从而创建一个相对便宜而灵活的定制选项。虽然RISC-V尚未在独立应用领域取得进展，但Ventana Micro Systems等公司正在测试基于RISC-V的高性能计算芯片在数据中心的应用。
RISC-V不太可能很快取代现有的芯片架构，但随着它从单片、单一供应商的SoC转向异构、多芯片的高级封装，肯定会引起硬件设计界的极大关注。根据Semico Research最近的一份报告，到2027年，RISC-V IP预计将以34.9%的复合年增长率增长，而半导体IP的整体增长率为9%。
根据RISC-V International的数据，目前有70个国家的3180多家RISC-V成员，包括94家芯片公司和4家系统公司。随着政府机构削减开发成本和时间的压力越来越大，这显然是一个值得关注的市场。
Renesas的EVP Sailesh Chittipeddi表示：“这看起来很像ASIC模式。但不再是CPU为每个工作负载执行功能。相反，所有这些公司都在更加垂直化地推动他们所需的解决方案，无论是AI还是系统层面的其它东西。这就是为什么我们看到越来越多的CAD公司开始进入系统级支持和系统级设计。现在你可以更深入地了解每个领域。更广泛地说，我们发现该行业正在发生系统性变化，并开始提供解决方案。”
RISC-V正在成为这些异构解决方案中不可或缺的组件，它受到关注主要有两个原因。首先，开源ISA允许对其进行相对简单的定制，尽管对于关键应用，它仍然需要使用商业EDA工具进行验证和测试。其次，一旦设计完成，就不需要支付版税，因此对于拥有经验丰富的处理器工程师的设计团队来说，RISC-V内核可以用于创建客户或特定应用的设计，而无需版税。
简单地说，虽然有一个标准ISA，但有许多可能的实现。RISC-V Faoundation的CEO Calista Redmond表示：“这与以太网类似。有一个标准，但并不是只有一个供应商。不同之处在于RISC-V采用了模块化方法。它有47个基本指令集，你可以为不同的工作负载添加所需的任何扩展。还有一个广泛的路线图，包括81个不同工作组的不同部分，将得到批准和验证，以满足安全性和安全标准。”
不过，重点是有经验的工程技能。例如，与Arm核不同，集成RISC-V并不简单。任何RISC-V实现都需要在用例、终端应用、物理上接近的其他组件以及这些组件如何影响其他组件的背景下进行充分的描述。互联以及互联对其他组件的潜在影响，需要在所有已知或预期的条件下充分理解和描述。
Synopsys的研究员Rob Aitken说：“在任何时候，你都要为正在研究的芯片尽可能地解决这个问题。下一次，你会有新的CPU，有更新的带宽，也许在大家都开始采用UCIe的情况下。但你仍然必须回到整体芯片或系统架构，并确定你想要完成的任务是什么。你有某种计算系统，某种内存，以及不同类型的GPU或加速器。还有一个问题是，如何让PPT中的所有这些彩色框彼此通信，因为在某个时候，当你真正将它们连接在一起时，你可能会发现一个巨大的瓶颈，你必须找出解决办法。”
异构设计
异构设计有很多挑战，因为并非所有SoC中的模块或高级封装中的芯片/小芯片都是由同一个工程团队开发的。在许多情况下，它们甚至不是在同一个国家开发的。从集成的角度来看，组件越多越复杂。
Imperas Software的CEO Simon Davidmann表示：“RISC-V带来了创新的自由。我们的客户为了节省芯片在网络上花费了大量时间。他们必须验证所有这些，不仅从功能的角度，还有性能的角度。我们都在同一个核上，但不同的是互联和通信的方式。RISC-V使你能够购买一个核，配置它，放下一千个或一百个核，添加矢量引擎，然后用你拥有的网络和上面的软件来区分自己。”
其他人也同意。Renesas的Chittipeddi说：“在MCU领域，所有这些公司都在做专有课程，提供给客户软硬件完整的解决方案。后来出现了Arm，他创造了一个环境，我们拥有灵活的软件包和Arm核。现在是RISC-V。我们比其他公司稍微领先一步，所以当人们在做测试芯片时，我们推出了针对电机控制应用优化的产品。今年我们为语音应用优化了RISC-V。我们也可以将这个概念扩展到其他领域。MCU和MPU方面的转变意义重大，而RISC-V帮助我们的汽车业务迅速跟进。”
虽然RISC-V的优势越来越明显，但潜在的问题也越来越突出。Davidmann表示，对于RISC-V社区来说，质量和验证是巨大的挑战，他们通常无法像一些大型处理器公司那样承担相同数量的验证周期。他说：“我们必须共同努力，合作构建应用生态系统，因为内核的质量将是未来的一大挑战。”
安全性
安全性是生态系统中的增长领域之一，无论是开发工具和加密核，还是芯片本身的安全性。
Codasip的CMO Rupert Baines认为，在安全性方面，采用RISC-V的芯片具有明显的优势，部分原因是它基于开源代码。他说：“阳光是最好的消毒剂。所以人们更强调观察、检查。最终，安全性取决于架构是如何实现的。有些系统会非常糟糕，而有些系统会非常非常好。”
Codasip最近收购了Cerberus Security Labs。Baines表示，Codasip正在将Cerberus的IP集成到Codasip的产品中，这样客户就可以快速创建安全的RISC-V处理器设计。
RISC-V还可以作为安全解决方案的可定制内核。例如，Rambus几年前为政府和军事应用开发了一个可编程的信任根反篡改核，其中包括AES、RSA和ECC加密加速器核和一个真正的随机数生成器。
Riscure同样开发了专用模拟器来模拟使用RISC-V的安全属性。Riscure董事总经理Maarten Bron表示：“这显示了芯片中软硬件对策的有效性，以及硬件对策如何实际上可以将软件对策的有效性放大10倍。”
下一步
RISC-V的整个生态系统正在迅速发展。EDA供应商正在竞相围绕RISC-V定位他们的工具。
西门子EDA推出了一个基于RISC-V工作组标准的调试工具，该标准目前正在进行第二次修订。西门子EDA的Tessent产品经理Peter Shields说：“很多设计不仅仅是RISC-V，理解复杂系统中的程序行为是一个巨大的挑战。停止内核来调试软件通常是非常不切实际的。在实时系统的背景下尤其如此，当内核停止时，系统的性质决定了不会等待。所以我们需要一种非侵入式的方式来全速地观察程序行为。这使你能够准确地看到软件在系统中是如何执行的，以及它是如何响应实时事件的。处理器跟踪为你提供了这种能力，可以在不停止内核的情况下绝对捕捉到执行指令的序列。”
其他挑战与RISC-V关系不大，更多的是与使用较小节点的现实有关。Davidmann说：“当我们转向更小的节点时，就会出现所有这些规模问题和挑战。这是构建这些东西并将其整合到设备上的物理机制。我们刚刚开始与其他一些公司在SoC层面进行合作，如果我们达到系统层面，这将是一个漫长而缓慢的过程。”
进入数据中心和汽车应用将为提高RISC-V设计的可靠性带来更大的压力。意大利博洛尼亚大学和摩德纳大学,以及苏黎世联邦理工学院的研究人员开发了一种基于RISC-V的开源SoC，能够以超低功耗运行Linux。来自西班牙巴塞罗那超算中心的研究人员最近也推出了一种矢量处理加速引擎，该引擎集成了RISC-V矢量扩展。
这些项目在现有处理器上的表现如何还有待观察，但此举表明了RISC-V生态系统的增长和雄心。
尽管RISC-V不太可能很快取代现有的芯片架构，但异构SoC和封装中RISC-V核的增长表明，这种开源指令集架构正变得越来越主流。RISC-V的优点之一是能够定制和重新定制，且一旦设计完成就不需要支付版税。此外，由于大量公司和工程师合作开发开放源代码，它可以在安全方面提供优势。
同时，RISC-V集成并不简单，需要更多的应用来管理内核质量和验证。这个快速发展的生态系统在迈向成熟的过程中肯定会展现出新的优势和挑战。
[参考文章]
RISC-V Pushes Into The Mainstream — Marie C. Baca and Ed Sperling
本文转自：Astroys，转载此文目的在于传递更多信息，版权归原作者所有。如不支持转载，请联系小编demi@eetrend.com删除。
