挑战一：小尺寸高均匀性刻蚀
一个12英寸晶圆可制造数百个芯片，容纳超过5万亿个FinFET晶体管，在制造过程中要达到芯片的性能要求，需确保晶圆上所有晶体管关键尺寸的均匀性误差（3Sigma）小于1纳米，约5个硅原子的厚度，小尺寸高均匀性刻蚀是关键工艺之一。等离子体上百种化学反应，微秒级和原子级尺度控制，依赖各部件超百个参数的复杂协同，等离子体仿真软件与Al技术融合，化繁为简、高效优化工艺参数，精确调节等离子体的能量和分布，精细控制百区卡盘每个区域的温度，达成工艺的高度均一性。
挑战二：小尺寸低电阻金属薄膜沉积
晶体管制作完成后，单个芯片需要超过数百公里的金属互连，要在微观世界中完成如何浩大的工程，小尺寸低电阻金属薄膜沉积至关重要。它涉及多种金属材料的薄膜沉积工艺，沉积的均匀性和厚度直接影响界面电阻，以CuBS PVD为例，要实现高深宽比纳米级沟槽沉积，需要磁场引导铜离子方向性沉积，然后通过电场定向加速深入沟槽，在沟槽表面覆盖铜薄膜，最后热回流改善填充能力，形成低电阻铜导线。
挑战三：高选择比横向刻蚀
GAA晶体管作为下一代晶体管技术同样面临诸多挑战，其特殊的多纳米片堆叠和全包围栅极结构，需要高选择比横向刻蚀工艺。自由基具有低能量和各向同性的特性，其成分选择和调控成为高选择比的关键，气体经由等离子体激发后，形成目标自由基成分，通过离子过滤技术过滤掉99.9%的离子，再通入气体进一步调控自由基成分，最终完成200:1的高选择比横向刻蚀。
挑战四：更高要求选择性外延
GAA的复杂结构还需要更高要求选择性外延工艺，多层外延要实现高浓度和低缺陷，提升导电性，需要在400~1200℃的宽温区内，通过0.1℃的控制精度和100毫秒的响应速度，实现小于0.5℃的晶圆面内温差，精准的控制外延生长过程，一个芯片的完成需要上干道工艺，每一道工艺必须保证99.98%的良率，才能实现最终80%以上的整体良率，纳米级高灵敏度及高产率的量检测是实现工艺控制的关键。缺陷检测则是工艺迭代和质量控制的核心环节，要在一片12英寸的晶圆上快速检测出30nm的缺陷，难度犹如在上海市内寻找一粒沙子。
挑战五：小尺寸、高深宽比刻蚀工艺的缺陷检测
小尺寸、高深宽比刻蚀工艺的缺陷检测，需要明场光学检测设备的高灵敏度与宽波长优势，太阳亮度的激光维持等离子体光源（LSP），以极高光强实现微小缺陷的高灵敏度检测，超高速率的时间延迟积分相机（TDI相机），在毫秒级晶圆扫描时达到微秒级积分，实现持续精准成像。
挑战六：薄膜沉积工艺的高检出率缺陷检测
薄膜沉积工艺的缺陷检测，需要暗场光学检测设备的高检出能力，异形切割的大数值孔径和大视场三通道物镜，基于像素级纳米级加工装调，实现三个通道同时收集信号，大幅提升缺陷检出率，技术的挑战没有终点，创新的脚步永不停歇，在全行业的携手奋进中，一个又一个技术难题迎刃而解，推动半导体产业持续前行。
本文转自：Chipnex芯道+，转载此文目的在于传递更多信息，版权归原作者所有。如不支持转载，请联系小编demi@eetrend.com删除。
