（以下内容由中关村集成电路产业联盟整理）
在半导体技术快速迭代的当下，"Chiplet"与"异构集成"（heterogeneous integration）已成为行业热议的焦点。尽管这两个术语频繁出现在技术报告、产业峰会及产品白皮书中，但工程师和从业者在实际应用场景中仍面临着定义模糊的困扰，而关于异构集成的界定更是因人而异。
从技术实践来看，部分专家将Chiplet的核心特征归结于裸片间接口（die-to-die interface）的存在，认为只要具备这种连接机制，即可归入Chiplet范畴。然而在异构集成的定义上，行业共识的缺失表现得更为显著：有人强调必须集成不同工艺节点的芯片，有人关注功能多样性，还有专家将材料创新视为重要标准。当前围绕这两个术语的讨论看似陷入"文字游戏"的窠臼，实则折射出半导体产业技术路径的深刻变革。当行业能够明确区分"专有接口Chiplet"与"标准化接口Chiplet"，以及"同质扩展"与"异构集成"时，模块化设计的潜能才能真正释放，推动半导体产业进入高效协同创新的新纪元。
一、什么是Chiplet
架构的兴起引发了行业对技术本质的深度思考。这种将系统级芯片（SoC）解构为独立功能模块的实践，虽然延续了多芯片模块（MCM）通过封装集成多个裸片的传统路径，但其技术内核已发生根本性进化——传统MCM多采用现成商用芯片进行堆叠，如同将标准封装器件在基板上"二次打包"，而现代Chiplet架构的核心突破在于针对裸片间互联进行专门设计。这种革命性转变在接口技术领域体现得尤为显著：传统芯片为适应PCB板级互联需要配置大功率I/O驱动电路，而Chiplet则依托中介层（interposer）构建毫米级高速通道，通过优化信号完整性实现能效比提升达5倍以上，这种精密接口设计使其无法直接应用于传统封装场景。
驱动Chiplet发展的底层逻辑源自半导体经济学的深刻变革。当先进制程光罩尺寸逼近物理极限，单颗大尺寸芯片的良率损失已成为不可承受之重。通过将复杂系统拆解为采用差异化制程的模块化单元——例如7nm逻辑核心搭配28nm模拟模块——不仅可降低单个裸片的缺陷敏感度，更可实现总体成本节约达40%以上。这种设计哲学在AMD的EPYC处理器中得到完美诠释：其通过7nm计算芯片与14nm I/O芯片的异构组合，在保持性能优势的同时将制造成本压缩至传统方案的65%。
当前行业正处在接口标准化的关键转折点，UCIe与BoW等开放协议的出现正在重塑产业生态。虽然现阶段仍有企业采用私有互联方案（如Intel的EMIB技术），但标准接口带来的互操作性优势已引发头部厂商的集体转向。这种趋势背后的商业逻辑清晰可见：当台积电的CoWoS封装、三星的I-Cube技术都能支持统一接口时，设计企业便能像选购IP核般自由组合不同工艺节点、不同供应商的Chiplet模块。这种开放生态的构建，或将催生出类似ARM指令集授权的商业模式，使Chiplet真正成为半导体产业的"乐高积木"。
二、什么是芯片
当业界试图用"die"（裸片）和"chip"（芯片）区分封装单元时，传统定义体系在Chiplet时代遭遇挑战——在单封装集成多个功能模块的架构中，原本清晰的概念边界开始模糊：封装完成的"chip"究竟是指内部独立运行的裸片，还是指整个集成后的物理载体？传统语境中，'chip'特指完成测试封装、可直接焊接至PCB的成品；而Chiplet本质上是多个经过验证的功能裸片，在先进封装体系内重构形成的系统级解决方案。这种定义方式在技术图表中尤为直观。
术语重构的背后折射出技术迭代带来的认知冲突。在早期多芯片模块（MCM）时代，"chip"普遍指向未经封装的裸片，这与当下行业实践形成明显矛盾。对此，业内提出了更具技术严谨性的替代方案——"dielet"（裸片单元）概念，在开发3D晶圆堆叠服务时，'dielet'能更准确地描述那些专为垂直集成设计、未经传统封装的微型化功能单元。这个术语创新试图突破"chiplet"隐含的"缩小版芯片"语义局限，但在实际推广中却面临语言惯性的阻力。尽管'dielet'在技术表述上更为精确，但'chiplet'已形成广泛认知度，现阶段仍需沿用这个不够完美的术语。这种语言选择困境本质上反映了技术演进速度与行业话语体系更新之间的时间差。
三、什么是异构集成
异构集成概念的兴起正在重塑行业对系统集成的认知框架。与过去三十年追求SoC高度集成的技术路线形成鲜明对比，异构集成通过多维度解耦与重构打开了新的可能性——当台积电的CoWoS封装将5nm GPU核心与28nm模拟芯片共同集成时，这种突破传统工艺边界的设计范式不仅规避了光罩尺寸限制，更实现了性能与成本的帕累托最优。但这种技术跃迁也带来了定义边界的模糊性：当AMD将四个相同制程的Zen4核心通过3D V-Cache堆叠时，这究竟属于同构扩展还是异构集成？行业对此的争论折射出技术定义与商业实践的微妙博弈。
从技术标准维度审视，异构集成的判别存在多重坐标系：在功能多样性层面，英特尔将计算核心与傲腾持久内存的集成被视为经典案例；在工艺节点维度，联电开发的混合键合技术允许22nm射频芯片与7nm数字核心共存于同一中介层；而材料创新方面，DARPA主导的异质集成项目已实现硅基CMOS与氮化镓功率器件的三维融合。这种多元化的技术路径使得定义标准呈现光谱式分布——若某封装体集成两颗12nm工艺但功能迥异的芯片，在制程维度属于同质集成，在功能维度却符合异构特征，这种矛盾性正是当前定义困境的技术根源。
值得关注的是，定义边界的流动性正催生新的产业实践逻辑。台积电推出的3DFabric技术平台将2.5D/3D封装与混合键合技术模块化，允许客户根据需求自由组合不同工艺节点的芯片堆叠方案。这种技术民主化趋势使得"异构"的判定标准从物理特性转向价值创造——当格芯的22nm FD-SOI射频前端与三星的5nm基带芯片通过中介层互联时，即便制程差异仅存在于代工厂内部节点命名，其带来的系统能效提升仍被业界公认为异构集成的成功实践。这种从"物理异质"向"功能异质"的价值迁移，或许预示着未来定义体系将更加注重系统级创新而非组件级差异。
四、总结
在半导体产业面临技术范式转换的关键期，关于Chiplet与异构集成定义的争论已超越语义范畴，成为影响产业生态构建的战略议题。当某家IDM厂商将自研的AI加速模块冠以"Chiplet"之名推向市场时，即便其缺乏标准化裸片接口（die-to-die interface），只要技术文档完备、功能参数透明，仍可能凭借性能优势获得客户认可——这种现象揭示出当前行业共识的弹性空间：在封闭生态体系内，企业完全可自定义技术术语，如同英特尔将EMIB技术包装为"异构集成典范"；但当涉及开放市场交易时，术语定义就转化为技术契约的基石，UCIe联盟的成立正是为建立这种可验证的互操作性标准。
在异构集成领域，定义分歧带来的影响更为深远。当台积电的InFO_3D与三星的X-Cube在先进封装赛道竞逐时，二者对"异构"的诠释直接影响客户的技术选型——前者强调混合工艺节点的系统增益，后者侧重异质材料集成的物理创新。这种差异化定义策略本质上是企业构筑技术壁垒的商业选择。务实主义思维正在重塑行业认知，即便是同工艺节点的存储与逻辑芯片组合，只要通过硅桥实现带宽倍增，就被纳入异构集成解决方案库。
面向未来，定义体系的进化方向或将呈现"分层解耦"特征：基础层由UCIe等联盟建立接口标准，确保裸片级互操作性；应用层则允许企业根据技术特性自定义集成范式。这种弹性架构既能维护市场多样性，又可避免术语混乱引发的交易摩擦。正如AMD在MI300加速器设计中展现的智慧——其同时采用台积电CoWoS-S（2.5D）与CoWoS-R（3D）封装技术，既遵循行业通用术语体系，又通过"同构计算单元+异构存储立方体"的创新组合重新定义性能标杆。这种在既定框架内突破边界的技术实践，或许才是推动定义共识形成的真正力量。
本文转自：中关村集成电路产业联盟，转载此文目的在于传递更多信息，版权归原作者所有。如不支持转载，请联系小编demi@eetrend.com删除。
