Chiplet、SiP（systems in package）、MDM（multi-die module）…… 围绕着在集成电路封装中放入多个die的旧观念，有了全新的一套词汇。现在，这些词汇、它们所代表的技术以及实现这些技术所需的供应链已分成三大类，全部归入MDM的大标题下。
第一类，以最近的大型GPU和数据中心CPU设计为代表，最符合SiP的概念。第二类，刚刚出现，我们可以称之为解构式SoC。第三类，可能还需要几年时间，我们可以恰当地称之为基于chiplet的系统。要定义每一类系统，我们应该讨论它们之间的区别和共同点。
分区
设计MDM的第一步是将系统划分为不同的die。如何划分以及划分的原因决定了MDM的最佳类别。在SiP类别中，即那些巨大的GPU和CPU，其分区基本上与在板级完成的系统相同。
硬计算由一个或多个以先进工艺（如3nm）制造的巨型定制芯片完成。大容量存储器（通常是堆叠在接口/控制器芯片上的HBM芯片）和支持功能（如控制CPU、I/O功能和系统管理器）则采用独立的die。与板级设计相比，SiP的设计目标是减少die间连接造成的延迟和功耗，并避免在昂贵的主die上加载不需要先进工艺节点的功能。
相比之下，解构式SoC设计的动机则截然不同。在这一类别中，起点是一个单一的大型SoC设计，该设计对于目标市场来说过于庞大、功耗过高或过于昂贵，无法作为单个die实现。分区设计将设计分散到多个价格较低的ASIC die上，在die-to-die互联的相对较低速度和较高功耗不会对系统规格造成太大影响的边界上打破架构。
真正基于chiplet的设计就像解构式SoC，但单个die不是为MDM设计的ASIC，而是现成的标准产品，专门为MDM设计并从第三方供应商处挑选的chiplet。MDM的设计方式与今天通过选择和组装硅IP模块来设计SoC的方式基本相同，只是修改chiplet使其与设计相匹配的灵活性很小。除非chiplet包含FPGA，否则数据表上的内容就是你能得到的。
接口
任何MDM设计成功与否的第二个关键因素是die之间的接口。在SiP类产品中，单个die几乎都已使用PCIe总线或HBM接口等标准定义了接口。只需将PCIe总线与MDM领域的电气和布局环境相适应，就能制定出新的标准：UCIe。因此，对于SiP而言，接口（如分区）非常简单。
对于解构式SoC和基于chiplet的设计，两个die之间的接口可能是也可能不是PCIe这样的高速串行总线。在速度较低时，它可能只是一条并行总线。对于较高速的连接，可能需要修改设计逻辑，以便使用类似PCIe的总线桥接分区。除UCIe外，还有其他高速串行选择，如Open Compute Project的BoW（bunch of wires）标准，或Elian提供的更快的BoW双向扩展。或者，最佳解决方案可能完全是专有的。
对于专有设计来说，这还算好的，但在chiplet世界里，专有接口是行不通的。要让梦寐以求的chiplet开放市场发挥作用，chiplet必须在不做修改的情况下实现互操作，而且最好不使用总线转换器或电平转换器。这就需要严格的标准，从焊盘位置到数据包格式和命令含义，所有的协议栈都需要严格的标准。从目前的进展情况来看，实现这一目标还有很长的路要走。专家建议，只有在特定领域，如汽车ADAS或智能手机，结合特定领域的系统架构，才能实现这一目标。
基板
所有MDM技术的基础都是连接die的基板。这种矩形材料既支持die，也支持die间的连接。它还可以安装无源电气元件。它的主要职责是保持非常严格的平面度公差和die位置公差，并为传输高频信号的紧密金属线路提供良好的电气环境。因此，其电气、热和机械性能至关重要。
如今的SiP大多使用硅基板（TSMC的硅基板称之为interposer），因为硅基板具有稳定性，而且可以在上面印刷非常精细的图案，从而实现非常紧密的金属线和接合垫。但是，硅基板的尺寸有限，越接近最大尺寸，价格就越高，而且生产硅基板的晶圆厂拥有专利权。因此，它们也往往受到交货期长和供应限制的影响。
有机基底（传统集成电路封装中使用的基底）供应广泛，价格低廉，而且可以制造相当大的尺寸。但是，与硅相比，它们在线路和焊盘间距以及可承载的最大信号频率方面受到更多限制。
还有其他选择。Intel提供一种专有的有机基板，内嵌硅片，在die之间架桥，提供硅密度和速度，但成本更接近有机材料。一些供应商正在探索玻璃基板，这种基板可以提供出色的电气、热和机械性能，而成本只是硅的一小部分。更令人感兴趣的是，这种玻璃基板可以像太阳能电池阵列那样生产成巨型面板，从而实现几乎无限大小的MDM。但这种能力还需要数年时间才能实现。
分析和测试
所有MDM在设计、分析和测试方面都存在特殊问题。如今，SiP中的die通常是单独设计和验证的。简单的分区和基于标准总线的接口使这一做法切实可行。但对于解构式的SoC和基于chiplet的设计，最好能将整套die当作一个芯片来设计。最新的EDA流程至少在原则上可以做到这一点，但需要特别注意die之间的边界。
分析是另一回事。除了需要对单个die进行分析外，MDM还需要对整个模块进行电磁、热和机械分析。这需要特殊的技能和软件，有能力的SiP设计团队可以负担得起，但规模较小的团队可能无法承担。EDA供应商正试图将简化的多物理场工具集成到他们的平台中，以减轻这一挑战。
测试是另一个主要问题。要使大型MDM的故障率达到可接受的水平，进入的die必须几乎完美无缺。这意味着die测试的覆盖面要超出通常的标准。由于测试设备无法访问组装MDM上的大部分电路，因此单个die需要广泛的内置自测试功能，以确保组装模块有足够的测试覆盖范围。
生态系统
MDM提供了一个诱人的机会，从巨型代工厂到小型初创公司都乐于抓住这个机会。而SiP提供的机会最为渺茫。其强大的开发人员通常会设计除HBM之外的所有die。然后由一家公司（通常是主要die的代工厂）制造除HBM之外的其他die，并组装和测试模块。
但对于其他两类产品来说，一个更加丰富的生态系统正在兴起。IP供应商正在提供接口IP。设计服务公司正在宣传他们在MDM die方面的经验，或者至少是为MDM die做好了准备。独立的组装和测试机构也在宣传他们在MDM方面的专业知识，无论是实际的还是期望的。硅基板方面也出现了一些独立的供应商。
此外，还出现了一些新型初创公司，为chiplet提供基础架构的雏形。有的提供了chiplet库的雏形。有的提供了chiplet的选择、互连和基板放置的框架，从而简化了即插即用的体验。目前还不清楚其中有多少能达到chiplet库和专业技术的临界质量，甚至在某个应用领域取得成功。
但显而易见的是，人们的兴趣是存在的。GPU和CPU巨头已经通过SiP设计铺平了道路。其他fabless发现自己能力有限，无法实现真正想要的单一SoC，因此正在探索解构式SoC路线。许多设计人员正饶有兴趣地关注着一个具有标准、工具和供应链的可行chiplet市场的出现。
MDM的真正基础架构正在形成。但如今的实际产品大多局限于大牌GPU和CPU，主要问题依然存在。我们距离人们所设想的chiplet开放市场还有几年的时间。
本文转自：Astroys，转载此文目的在于传递更多信息，版权归原作者所有。如不支持转载，请联系小编demi@eetrend.com删除。
