如果用流片（Tape Out）作为芯片验证的节点，则可分为流片前验证和流片后验证。
流片前验证，叫做 Pre-Silicon验证，是指基于各种仿真平台 （FPGA，PXP，HAPS，ZeBU 等）和 Bit File 验证芯片的功能、性能、功耗是否满足设计目标，为流片做准备。
流片后验证，叫做 Post-Silicon 验证，是指 Foundry 已经完成工程样片的制作，工程团队拿到了工程样片，并对工程样片进行验证，以确定样片是否符合设计目标，为芯片量产做准备。
流片时，需规划好工程 Wafer 释放策略。
以 TSMC 为例。通常，根据 SoC 的规模和 Die Size 等因素，公司与 TSMC 谈好每次流片的工程 Wafer 数量，比如 25片 工程Wafer，这些工程 Wafer 的费用包含在流片费用中。考虑到大多数芯片做不到一次流片直接量产，所以要规划这 25 片工程 Wafer 的用法，至少需考虑以下需求：
（1）有足够的工程芯片用于测试验证；
（2）为 Metal Fix 预留工程 Wafer；
（3）缩短芯片验证时间；
（4）工程故障；
（5）具体项目的需求。比如，在满足以上需求的前提下，预留尽可能多的工程Wafer用于量产。
以 12nm FFC SoC 为例，假设该 SoC 涉及50个模块，芯片 Die Size 为 30mm^2，采用12英尺Wafer，MFU 为 95%，算下来一片 Wafer 可生产 2K 颗芯片，假设良率（Yield）为 85%，即 CP 和FT 筛掉 15%，可拟定的工程Wafer策略如图一。
解释该表前，先熟悉一些概念。
芯片结构如大楼，至少包括选材质（Corner），打基地（Base Layer）。芯片Corner 选择，如选择材料不同材质盖大楼。芯片制作是物理过程，存在工艺偏差。根据工艺的设置和 PMOS、NMOS的开关时间快慢，分为不同的 Corner，典型说法如：TT、FF、SS，同时根据偏差大小设定不同等级的 FF 和 SS，如 2FF 表示往快的方向偏2个Sigama，3SS 表示往慢点方向偏3个Sigama （关于为什么要做不同Corner 的芯片，作为另一个 Topic 后聊）。
选 Corner，可理解为选不同的材质盖楼，一旦选定开工，就不能更改，参考表一：
（1）Hold OD，理解为已经选好高楼的地点，根据需要还可以改变大楼的材质，可以才改变工艺；
（2）Hold at Poly，理解为选好了地点和材质，地基还没有开始做，即芯片的 Base Layer 没有开始；
（3）Hold at Count，理解为地基已经做了不能更改，但可以修改楼层间的连接，即可以做 Metal 层修改。
回来看表一。
第一批 #1～#3，Leading Lot，3PCS TT，Full flow run to end。Wafer #1～#3 三不要做 CP 测试和FT测试，直接跑到最后。其中一片用于 PC 调试，送到封装厂产长 Bump 后这片 Wafer 不需要切开，用于调试 PC 程式。另外两片长完 Bump后，切开并封装，第一批次芯片不做 FT 测试，盲封调回（为什么 Leading Lot 用 TT而且不做 CP ？为什么 Leading Lot 不能全部做FT 测试？）。
第二批 #4～#11，First Corner Lot，做 CP 和 FT 测试，Full flow run to end。因为包括了Corner Wafer, 与第一批使用不同的机台，#4和#9 的TT用于验证同Corner下不同机台间的差异。其余六片是Corner Wafer。
第三批 #12 ～ #16 是备份 Lot, 包含各种 Corner 并 Hold 在 OD。12nm工艺尚未成熟，为防止前两批 Wafer 出现工程问题做 Back up，同时为 Metal Fix 做准备。选择 Hold at OD 而不是保持原始Wafer，一是为了保证能根据需求改变工艺，二是考虑到一旦出现工程问题，或者需要 Metal Fix，直接从 OD 开始跑，减少芯片回来的时间（为什么不Hold在 Poly呢？）。
第四批 #17～#21，是用于验证 MON+/-，HR+/- 工艺，Run to end，做 CP 和 FT 测试。
第五批 #22～#25 Hold 在 OD 备用。考虑到工程样片回片时间比量产芯片会回片时间段，若有客户需求，且前面的样片已满足芯片验证要求，这四片 Wafer 可作为量产 Wafer 出货。
总结下来，该案例 25 片工程 Wafer 的使用考虑了实用性，时效性等各种场景，但并非没有漏洞，仅是根据该次流片的具体情况，权衡了各种可能性后的决策。
