对于试图应对汽车行业日益增长的挑战的系统设计师来说，在硬件加速推理系统中减少外部 DDR 系统带宽是首要需求。DDR 带宽的减少不仅等同于功耗的降低，还能降低在系统上运行网络的处理延迟。
本白皮书重点介绍了 IMG 4系列神经网络加速器（NNA）中的Imagination张量分块技术（IIT）如何被专门设计来帮助SoC设计者实现这些目标。
为了尽可能地提高效率，深度神经网络加速器必须尽可能减少对外部存储器的带宽从而提高图形执行性能。大多数情况下，提供给深度神经网络加速器的可用DDR带宽存在理论上的最大值——实际受限于一个更低可用值。
阅读全文请点击下方按钮
