晶体管

建立在沙上的产业:暨晶体管发明70周年

晶体管是互联网时代的无名英雄,但是半导体行业之外的人却很少注意到它们的存在。1947年12月16日,威廉·肖克利(下图中坐在布雷达实验室平台上)、约翰·巴丁(左)和沃尔特·布雷达(右)三位工程师在位于美国新泽西州的贝尔实验室发明了第一个晶体管。这可能是20世纪最重要的电子产品事件了,因为它后来使得集成电路(IC)和微处理器成为现代电子产品的基础。在晶体管之前只有真空管(热电子管)才能代替它的电流调节和开关功能,但它只能在一定程度上做到微型化,而且以发热的形式浪费掉了大部分能量。

建立在砂上的产业:暨晶体管发明70周年
世界上第一个晶体管(1947)

晶体管在1947年12月23日第一次向世界展示,当时没有人真正知道如何利用这项发明,后来工程师意识到它可以有助于将产品做得更小、更可靠,消耗更少的电力,直到1952年12月美国Sonotone公司开发出一款助听器,使得它从一个实验室产品首次成为一个应用产品。

低功耗是MCU的一项非常重要的指标,比如某些可穿戴的设备,其携带的电量有限,如果整个电路消耗的电量特别大的话,就会经常出现电量不足的情况,影响用户体验。

平时我们在做产品的时候,基本的功能实现很简单,但只要涉及低功耗的问题就比较棘手了,比如某些可以低到微安级的MCU,而自己设计的低功耗怎么测都是毫安级的,电流竟然能够高出标准几百到上千倍,遇到这种情况千万不要怕,只要认真你就赢了。下边咱们仔细分析一下这其中的原因。

第一条:掐断外设命脉——关闭外设时钟
先说最直观的,也是工程师都比较注意的方面,就是关闭MCU的外设时钟,对于现在市面上出现的大多数的MCU,其外设模块都对应着一个时钟开关。只需要打开这个外设的时钟,就可以正常的使用这个外设了,当然,此外设也就会产生相应的功耗;反之,如果想要让这个外设不产生功耗,只需关闭它的时钟即可。

第二条:让工作节奏慢下来——时钟不要倍频
除了外设模块功率消耗之外,还有一个功耗大户需要注意一下,这就是PLL和FLL模块。PLL和FLL主要是用来对原始的时钟信号进行倍频操作,从而提高系统的整体时钟,相应的,其功耗也会被提上去。所以在进入低功耗之前,需要切换时钟模式,旁路掉PLL和FLL模块,从而尽可能的降低MCU的功耗,等到MCU唤醒之后再把时钟切换回去。

随着计算机全面进入纳米时代,工程师们发现想要遵循摩尔定律变得越来越难了。

1965 年,Intel创始人戈登·摩尔提出了提出了“摩尔定律”,即集成电路上可容纳的晶体管数量大约每隔 1-2 年便会增加一倍,性能也随之翻倍。

五十多年来,摩尔定律一直有效,但目前业界的预测是,未来 10-15 年,在进行三次技术升级后,芯片制造工艺将达到 5 纳米,这意味着单个晶体管栅极的长度将仅为10个原子大小。在此基础上继续突破几乎是不可能的——从技术上讲,你不可能造出单个原子大小的晶体管。
图丨研究人员想象出的单原子晶体管概念图

另外,因为考虑到生产成本,制造商们将不再有意愿继续改进制程工艺,因为目前的芯片计算能力基本可以满足需求。这一趋势其实在模拟芯片市场早就出现了,很多模拟芯片厂商还在使用五年前的工艺来生产产品。

同步内容
--电子创新网--
粤ICP备12070055号