MIPS

工业标准MIPS®架构是在1980年代初作为一种32位RISC (精简指令集计算) 架构提出的,主要是为了提升高效执行的性能。Imagination的MIPS架构现在包括兼容的MIPS32®和MIPS64®指令集架构 (ISAs) 和 microMIPS™代码压缩ISA,继续作为一种电子产品不断发展演化。这里汇集有关MIPS处理器的相关技术资料。

【下载】I6500多处理数据表

I6500多处理器(MPS)是一款高性能多核微处理器该系统在片上系统中提供最佳的电源效率(SoC)应用程序。 每个I6500 CPU内核都结合了多线程和高效的双重组合管道提供卓越的计算吞吐量。

详阅请点击下载《I6500多处理数据表》

【下载】程序员指南——MIPS64®I6500多处理系统

本文档描述了64位MIPS I6400多处理系统的软件可编程知识(MPS)。该器件由图1.1所示的逻辑块组成。 图中的大部分模块有专门章节介绍,它描述如何使用寄存器和汇编代码来控制硬件。

详阅请点击下载《程序员指南——MIPS64®I6500多处理系统》

【资料下载】MIPS SIMD架构白皮书

MIPSSIMD架构(MSA)的目的是支持通用单指令多数据(SIMD)处理使用8 - 16 - 32 - 64位整数、16 - 32位固定点或32位浮点数的向量。这是一个简单而非常有效的指令集。它建立在由MIPS首创的RISC架构上。这篇白皮书介绍了MSA,并描述了它的主要特性。

详阅请点击下载《MIPS SIMD架构白皮书》

精彩专辑《MIPS处理器》阅读同主题信息。

这一个学期的课程提供了一个互动并且吸引人的开端,去教连接嵌入式控制系统。采用受欢迎的Microchip微控制器PIC32MZ基于MIPS的M5150核心,这也是使用在Imagination公司的MIPSfpga和SoC的课程中。它带领学生通过基本的微控制器和输入/输出,到实时操作系统理念和先进的处理器架构,最后进入云连接。

详阅请点击下载《Connected MCU Lab(互联MCU实验室)开发课程介绍》

《精彩专辑《MIPS处理器》阅读同主题信息。

【资料下载】SoC设计之MIPS BusBridge 3

MIPS BusBridge 3

Imagination的BusBridge 3系列可合成功能块帮助片上系统设计师将MIPS32 CPU集成于最受欢迎的高性能芯片总线层级架构。这些功能块支持MIPS32高性能可合成CPU内核系列的所有产品,包括24K、24KE、34K、74K、1004K和1074K,有助于AXI或OCP总线协议相关的低延迟操作。这些功能块的目标对象为半导体原始设备制造商、ASIC研发商以及自主设计和制造片上系统的系统原始设备制造商。当前,该系列包含两款产品:

OCP2AXI网桥和AXI2OCP网桥
OCP2AXI网桥可将MIPS32 OCP接口连接于AXI系统总线。通过这种门计数少的完全可合成内核,MIPS32 CPU和高性能AXI总线之间的事务处理很少甚至完全没有延迟。

OCP拆分器
OCP拆分器是一种带有OCP输入的小型可合成功能块,OCP输入可扩展为两个OCP输出。发送和接收操作皆零延时。

两个内核皆完全可合成。客户可按照自己的意愿修改交付品,但由此导致的功能性和任何检验由他们自己负责。

1

请点击后面链接下载相关文档:

【资料下载】SoC设计之MIPS BusBridge 2

Imagination的BusBridge™ 2模块具备可连接AMBA™ AHB的MIPS内核接口,该接口配置简单、性能高、延时短。该模块支持MIPS32®高性能可合成内核系列的所有产品,包括M4K®、4KE®、24K®、24KE™、34K®、74K®、1004K®和1074K®,并能够轻松将这些内核集成于任何AHB总线系统。模块接口专为以下类型的用户开发设计:半导体生产企业、ASIC研发商以及希望将MIPS内核快速集成到基于AHB系统的系统原始设备制造商。

MIPS BusBridge 2模块可配置,因此用户可以执行经过精简的AHB主设备,无需仲裁 (AHB精简版),或者也可以执行全面支持AMBA AHB规范的完整AHB主设备。精简主设备选项专为单一主设备AHB系统设计,速度和精简性是面临的主要设计问题。如果需要多主设备的AHB系统,则完整的MIPS BusBridge 2配置既支持仲裁也支持从设备 (通过使用拆分/重试响应)。

MIPS BusBridge 2的设计目的是为了尽可能缩短内核与AHB总线之间的延时。为满足这一要求,模块既可配置为未注册的接口 (“无延时”),又可配置为已注册接口 (已注册输出,改善用时)。

请点击后面链接下载相关文档:

【资料下载】MIPS Classic处理器内核之MIPS32 24K

MIPS Classic内核着眼于嵌入式设计、数字消费类产品、宽带接入、网络以及先进通信领域中从入门级到高性能级的每项设计需求。

MIPS32 24K介绍

MIPS32 24K是一种采用MIPS32版本2架构的8级流水线处理器内核,其中包括支持动态分支预测、可选MIPS DSP模块、MIPS16e指令集架构和可编程一级缓存控制器。

24K包括一个OCP总线接口单元,同时提供EJTAG调试和MIPS跟踪支持。处理器内核可提供1.6 DMIPS/MHz和3.1 Coremarks/MHz的优异性能。24Kf版包括一个支持单精度和双精度数据类型且符合IEEE754标准的浮点单元。

请点击后面链接下载相关文档:

【资料下载】MIPS Classic处理器内核之MIPS32 M4K4K

MIPS Classic内核着眼于嵌入式设计、数字消费类产品、宽带接入、网络以及先进通信领域中从入门级到高性能级的每项设计需求。

MIPS32 M4K4K介绍

MIPS32 M4K/4K系列包含MIPS32 4K、MIPS32 4KSd、MIPS32 4KE和MIPS32 M4K 32位可合成处理器内核。

MIPS32 M4K/4K系列32位可合成内核可为范围广泛的实时、成本敏感型嵌入式系统应用程序提供性能效率出色且功能完备的解决方案。 M4K内核基于广受认可的MIPS版本2架构,其设计了5级流水线、SRAM接口和综合调试功能。此外,M4K内核包含MIPS16e特定应用扩展 (ASE),可减少高达40%的代码长度。MIPS32模式下的M4K处理器内核可提供1.6 DMIPS/MHz和3.4 Coremarks/MHz的优异性能。

请点击后面链接下载相关文档:

【资料下载】MIPS Classic处理器内核之MIPS32 M14K/c

MIPS Classic内核着眼于嵌入式设计、数字消费类产品、宽带接入、网络以及先进通信领域中从入门级到高性能级的每项设计需求。

MIPS32 M14K/c介绍

MIPS32 M14K内核系列采用高性能紧凑型低功耗设计,并带有各项经过优化的功能,从而为微控制器 (MCU) 和即时嵌入式系统应用程序提供卓越的解决方案。MIPS32 M14K™系列包括MIPS32 M14K和MIPS32 M14Kc处理器内核,这是首批执行新microMIPS™代码压缩指令集架构 (ISA) 的MIPS32兼容处理器内核。

M14K内核包括即时性能、闪存加速、更短的中断等待时间、顶级MCU设计所要求的功能。内核包括可编程指令、数据缓存控制器和转译后备缓冲器内存管理单元 (TLB MMU),实现Linux及其他虚拟存储操作系统的高性能执行。M14K处理器内核可提供1.57 DMIPS/MHz和3.4 Coremarks/MHz的优异性能。

请点击后面链接下载相关文档:

【资料下载】MIPS Classic处理器内核之MIPS32 34Kc/f

MIPS Classic内核着眼于嵌入式设计、数字消费类产品、宽带接入、网络以及先进通信领域中从入门级到高性能级的每项设计需求。

MIPS32 34Kc/f介绍

MIPS32 34K是一种9级流水线多线程处理器内核,每个VPE最多支持两个虚拟处理单元 (VPE) 和九个线程描述表 (TC)。

34K内核可并行处理多个软件线程,使内存延迟提供瞬间20-40%的系统性能增益和成本节约,并且适度增加核心面积。

根据应用,34K内核可在两个VPE中执行对称多处理。此外,每个VPE可运行独立的操作系统。34Kc/f还包括可选MIPS DSP模块、可编程一级缓存控制器和OCP总线接口单元。

34K处理器内核可提供1.6 DMIPS/MHz和3.05 Coremarks/MHz的优异性能。内核还包括一个支持单精度和双精度数据类型且符合IEEE754标准的浮点单元。

请点击后面链接下载相关文档:

同步内容
--电子创新网--
粤ICP备12070055号