扩展MIPS军工级CPU系列

就MIPS处理器而言,这是令人激动的一年。中国龙芯科技的新设计着实令人兴奋,而Cavium也发布了几款覆盖中端网络市场的OCTEON III和Fusion-M处理器。从高端应用程序处理器到微控制器和嵌入式SoC,许多客户正在产品中配备军工级CPU。已发布或即将发布的芯片很多来自Baikal Electronics、Microchip Technology、 Altair Semiconductor、Mobileye和Standing Egg公司。

MIPS军工级CPU正蓄势待发。许多客户关注它们的运行,并意识到它们基于独特的特性如硬件多线程、OmniShield多域安全等能为各式各样的应用程序带来独到的优势。2016年也将成为令人激动的一年。我们将利用强大的技术,从深度嵌入式应用程序和物联网的32位MCU发展至有HSA支持的64位军工级技术线路。

当下,Imagination正尝试通过引入新的MIPS P6600 CPU使MIPS64架构重返市场。对于追求高性能64位P级军工级CPU的客户而言,这是一次简单的升级。推出这款新型64位处理器正当时,此时行业正亟待对竞争激烈的应用处理器市场寻求真正的替代产品。

此外,Imagination将继续构建MIPS32 M级CPU组合,为微处理器和嵌入式32位应用程序添加两款新型M级CPU:M6200和M6250。

更小更有效更安全的64位

MIPS P6600实现了MIPS64 Release 6架构。其具有诸多有用特性,可传递最佳性能,并为手机、家庭娱乐设备、网络、HPC或行业和嵌入式计算等降低面积及减少功耗。

P6600建立在32位P5600的基础上,并对其进行了加强。P6600结合多功能、无序(OoO)执行的深度16级流水线,为当下复杂的软件工作负载实现庞大的计算吞吐量。

MIPS P6600还包括一流的分支预测和加载/存储指令结合机制,这两种技术可明确提高实际工作负载,并同时限制硅面积和功耗。

MIPS P6600 64位 CPU的内部架构

MIPS P6600 64位 CPU的内部架构

正如P5600,MIPS P6600是OmniShield-ready设计,支持全硬件虚拟化和已增强的安全特性。其P级军工级CPU可以处理多达15个在完全孤立却又受信任环境中同时运行的客户操作系统。其虚拟化和安全性能的可扩展水平如此前所未有,让MIPS军工级系列得以在处理器空间独占鳌头。

P6600还包括超高速SIMD引擎,用于加速多媒体处理进程。了解更多的信息,请阅读:如何使用MIPS SIMD架构(MSA)进行高效的VP9解码。

系统设计者可以在单个集群或多核集群配置中使用此款新型P级军工级CPU。下图是MIPS P6600多处理系统(MPS)的框图,包括用于更精简数据流的集成了L2高速缓存的Coherence Manager (CM2)。

可以在多核SoC中集成MIPS P6600

可以在多核SoC中集成MIPS P6600

每个集群实现每CPU电压和/或频率的动态控制,使性能和电源管理有了显著提升。

用于微控制器和深度嵌入式应用程序的32位处理器

M6200和M6250分别是microAptivUC和 UP的加强版,其运行频率增加了30%。两款处理器均包括:

•用于高性能应用程序的紧密耦合内存(TCM)
•支持256次中断的中断控制器
•使用第三版MIPS DSP模块作为可配置选项,具有高水平的数字信号处理能力和SIMD支持
•将指令和数据内存的错误检查和纠正(ECC)和奇偶校验保护作为提高可靠性的可配置选项
•新的APB接口,允许JTAG、多核和混合核心调试

这些M级处理器是实现了MIPS32 Release 6 架构的6级流水线设计。其还支持microMIPS32™ ISA,即一组优化的16位和32位指令。该指令可明显降低代码大小,使性能和MIPS32相当。

MIPS M6200是32位M级CPU设计,用于运行实时操作系统的微控制器和嵌入式设备。处理器包括SRAM控制器及64位指令和数据存储器接口。

MIPS M6250微控制器的内部架构

MIPS M6250微控制器的内部架构

MIPS M6250是32位M级CPU,用于需要Linux功能的微处理器设备。它包括一个高速64位AXI总线接口、一个内存管理单元(MMU)、数据和指令缓存控制器,并支持内存寻址(XPA)扩展至40位物理地址空间(高达1TB的系统内存)。

MIPS M6250微处理器的内部架构

MIPS M6250微处理器的内部架构

M6200和M6250是可配置且可完全综合的解决方案,适用于要求性能效率高和硅面积小的设备,包括无线或有线调制解调器、GPU管理器、flash和SSD控制器、工业电机控制、高级音频等。

未来的发展方向

Release 6是基于固定长度的定期编码指令集,且与CPU IP行业中最先进的RISC架构使用相同的用于构建MIPS的加载/存储数据模型。

Release 6也是P6600、I6400和M6200 / M6250处理器的基础,并通过集成强大的功能、标准化特权模式指令、支持现有ISA为先前的产品提供无缝升级路径。Release 6进行了流线处理,支持高级程序设计语言的优化执行:算术和逻辑操作使用three-operand格式,允许编译器优化复杂的表达式。且32个通用寄存器可用,使编译器通过频繁访问寄存器数据便能进一步优化代码生成。

MIPS架构的演变进程

MIPS架构的演变进程

接下来,我们将致力于提供具有竞争力的设计,关注SoC设计人员的需求,以此扩大我们CPU的发展路径。

如果您碰巧11月在中国,并希望了解Imagination的最新资讯,请关注我们在北京或上海的峰会。MIPS BU业务发展主管Mark Throndson将在峰会上发表MIPS CPU相关演讲:让下一波创新产品与众不同。

您如何看待我们的MIPS军工级系列产品?您是否对今年发布的新款64位和32位MIPS CPU兴奋不已?请给我们留言,并在Twitter上(@ImaginationPR和@MIPSGuru)关注来自Imagination、官方合作伙伴或经我们许可后发布的最新资讯。

作者:Alexandru Voica

原文链接:
http://blog.imgtec.com/mips-processors/extending-the-mips-warrior-cpu-fa...

--电子创新网--
粤ICP备12070055号