MIPS microAptiv内核系列

Imagination的microAptiv内核系列是最新一代Aptiv微处理器内核。高性能、紧凑、统一的微处理器单元 (MCU)/微控制器单元 (MPU) 和数字信号处理 (DSP) 嵌入式处理器内核。

产品资源
Product Brief (.pdf) v.0512 (949 KB)
An Introduction to MIPS32 microAptiv Processor Cores
The Convergence of MCU/MPU and DSP (.pdf) v.0100 (344 KB)
microAptiv内核提供两个版本:

microAptiv MCU
MIPS32 M14K™内核的无缓存执行和超集,用于微控制器应用。

1

microAptiv MPU
MIPS32 M14Kc内核的超集,带缓存控制器和内存管理单元 (MMU),可促进嵌入式系统设计执行管理虚拟内存的操作系统。

2

microAptiv内核的性能因增加了MIPS DSP特定应用扩展 (ASE) 版本2而得以增强。microAptiv内核保留了M14K内核的所有特点,包括microMIPS™代码压缩指令集架构 (ISA) 和具有即时性能以及在微控制器和嵌入式系统设计开发中拥有成本优势的MCU ASE。

DSP ASE r2提供具有高性能、单精度型单周期吞吐量DSP和SIMD性能的microAptiv MCU内核,可满足需要更强信号处理功能的多种嵌入式应用的要求。这些应用包括工业/电机控制、智能仪表、汽车、存储、移动通信设备和安全设备。

此外,microAptiv MCU内核集成了内存保护单元和安全调试功能。该功能可被用于要求高安全性的系统。

microAptiv内核具有丰富的可配置性,包含仅MIPS32模式、MIPS32+microMIPS模式或仅microMIPS模式中的操作选择。

microAptiv内核的调试能力因增加了低成本双线cJTAG选项 (IEEE标准1149.7) 而得以进一步增强。

microAptiv内核拥有比同级别其他聚合微控制器/DSP解决方案更高的性能,提供Dhrystone运算能力,1.57 DMIPS/MHz;以及在microMIPS模式中,提供CoreMark运算能力,3.09 CoreMark/MHz。

随着所支持的第三方合作伙伴开发出越来越多的生态系统和全面的MIPS开发工具,microAptiv可提供完整的环境来加快片上系统设计并缩短上市时间。

microAptiv概要
高性能、紧凑、统一的微处理器单元 (MCU)/微控制器单元 (MPU) 和数字信号处理 (DSP) 嵌入式处理器内核
提供两个版本:
microAptiv MCU内核 - 带特定应用特征和用于微控制器片上系统开发的即时性能
microAptiv MPU内核 - 包括缓存控制器和MMU,可促进嵌入式系统执行管理虚拟内存的操作系统 (如Linux和Android)
M14K/c内核的兼容软件和超集增强
保留M14K/c内核的所有特点
执行MIPS DSP ASE版本2,提供DSP单周期吞吐量和多个MAC指令
执行8位和16位数据的大量SIMD指令
执行microMIPS。microMIPS是一个统一的16位和32位ISA,结合新的和重新编码的MIPS32指令,具有32位性能,但接近16位代码长度
包括配置MIPS32和microMIPS指令解码器的选项
得到全套MIPS硬件/软件开发工具和合作开发的生态系统以及片上系统产品的支持。
microAptiv特点

架构
兼容MIPS32版本3的5级流水线,可提供1.57 DMIPS/MHz和3.09 CoreMark/MHz性能
双解码器,支持MIPS32和microMIPS指令执行
优化的DSP ASE r2集成,采用双流水线设计,以促进独立的ALU/整数和乘法指令
固定映射转换 (FMT) 内存管理单元 (MMU)
可配置的16或32双条目联合TLB MMU,或4条目I-和D-TLB内存管理单元
增强型乘法/除法单元 (MDU),支持32x32 MAC运行
32个32位通用寄存器 (GPR),可选择附加多达16个影子GPR

microMIPS指令集架构
可配置成单独运行或与MIPS32 ISA共存
增强的代码压缩ISA,结合16位和32位指令
支持所有现有的MIPS32指令;增加全新的16位和32位指令
得到ELF和Linux软件工具链和硬件开发/调试系统的支持

DSP特定应用扩展
执行150多项指令,包括70 SIMD和38乘法/MAC指令
可在8/16/32位符号/无符号整数和小数数据上运行
以饱和与四舍五入选项以及数据打包/解包、对比/挑选、加载和累加计算执行一系列代数指令
指令中的特定目标地址可为通用寄存器或累加器
提供多达3个附加累加器的选项
相关的增强型乘法/除法单元能够执行32x32、16x16、双16x16、双16x8和双8x8乘法运算

MCU特定应用扩展
包括能将中断等待时间降低至10个周期的硬件特征
执行逻辑和新指令 (IRET),以自动化和加快中断返回操作运行
支持中断链接

内存保护单元
可用于microAptiv微处理器单元
为多达16个内存程序段提供保护支持
可配置的程序段地址、大小和保护级别

可编程的缓存控制器
可配置的I和D缓存,大小范围多达64KB
直接映射2、3或4路集联
回写和连续写入模式

SRAM式接口
32位地址和数据接口,带单或多等待时间支持
可配置的分离或统一指令 (I) 和数据 (D) 内存接口
支持8位和16位内存设备连接

总线接口单元
执行AMBA AHB-Lite接口标准
包含单精度型32位地址总线和两个单向 (R/W) 数据总线

EJTAG调试和跟踪 (可选)
支持双线cJTAG调试接口
安全调试特性,可防止指令通过EJTAG端口
支持带附加事件跟踪模式的增强型iFlowtrace™
简单指令和数据断点支持 – 2I/1D、4I/2D、6I/2D、8I/4D
支持2个带多个活动类型选项的性能计数器 (PC)
计算机和数据地址采样:零开销,限制读写
快速调试通道提供在目标和调试主机和探头之间的低开销、高带宽双向数据传送能力

功率管理
包括广泛的精细度渐进时钟门控
支持软件控制的时钟分频器
执行由WAIT指令启动的节电模式

可扩展性
可选的协处理器 (COP2) 和CorExtend / 用户自定义指令 (UDI) 接口

microAptiv技术规格
microAptiv MCU内核

3

注意
频率、功耗和大小均取决于配置选项、合成、硅供应商、工艺和单元库
* 生产频率,PTSI,+/- 5% OCV,50/100ps时钟抖动
** 芯片平面布置区域
*** 速度优化 - microMIPS+MCU ASE+高速MDU+扫描+预取+AHB+内存保护
*** 区域优化 - microMIPS+MCU ASE+高速MDU+扫描
区域优化频率可低于所选的目标

microAptiv MPU内核

4

注意
频率、功耗和大小均取决于配置选项、合成、硅供应商、工艺和单元库
* 生产频率,PTSI,+/- 5% OCV,50/100ps时钟抖动
** 芯片平面布置区域
*** 速度优化 - microMIPS+MCU ASE+高速MDU+扫描+16 TLB MMU+AHB
内存配置 - 8KB/8KB I/D缓存

--电子创新网--
粤ICP备12070055号