【MIPS -最适用于设计MCU的处理器】连载七:

7 MIPS32 M14K 内核
MIPS 科技最近推出的两款新型MIPS32 4K处理器内核――MIPS32 M14K 与 M14Kc,继续引领着它在微控制器及其它高性能、小外型及成本敏感的嵌入式应用方面的创新与发展。这两款内核采用双解码器设计,包括MIPS32及微MIPS的指令解码器。它们是整合了新型microMIPS代码压缩指令集架构并与MIPS32兼容的首批内核。microMIPS能够提供很高的代码密度与性能水平:维持原有MIPS32性能,调试至少减小30%的代码量。

图7 M14K 内核结构示意图

图7 M14K™ 内核结构示意图

与Cortex-M3相比,M14K内核拥有和M4K内核同样的优点:更好的性能,更低的功耗,更小的尺寸,更高的可配置性和更大的灵活性。此外,M14K内核还具有Cortex-M系列所没有的其它一些优点,如表2所示。

表2:M14K™、Cortex–M3和Cortex-M0的特性比较

表2:M14K™、Cortex–M3和Cortex-M0的特性比较

Cortex-M0简介:Cortex-M0的核心架构版本被称为ARMv6,是Cortex-M3的ARMv7架构的前代版本。这实际上是一个带一些Cortex-M3功能的ARM7架构。它执行一个3级流水线结构,其性能仅为0.9 DMIPS/MHz,甚至不及CortexM3。

Cortex-M0总共执行56条Thumb和Thumb-2指令,其中只有6条是32位指令。如果不修改,为Cortex-M3编写的大部分代码都不能在Cortex-M0上运行。

与ARM7一样,Cortex-M0也重新采用冯·诺依曼(Von Neumann)架构。Cortex-M0不支持本地存储,而是通过AHB总线从主存储器上读取代码和数据,它在数据传送完成之前需要额外的等待,因而大大降低了性能。

Cortex-M0的完整配置约为24K门 。尺寸虽然小了,但Cortex-M0却缺乏33K门大小的 M4K或M14K内核所具有的许多标准特性和性能。以牺牲Cortex-M0的性能和功能来换取面积外型的减小,有些得不偿失。

--电子创新网--
粤ICP备12070055号