【MIPS -最适用于设计MCU的处理器】连载四:

3.4 MDU
M4K内核中MDU的高性能实现方案能够在单周期内完成一次32x16位乘法(或MAC指令), 两个周期内完成32x32乘法/MAC操作。

MDU有自己的专用功能单元,可独立操作内核执行流水线。所有乘法/除法指令发送给MDU,而把需要ALU的其它指令,譬如载入/存储和移位操作,交由内核流水线并行处理。M4K内核中的MDU在加速信号处理操作方面颇具优势,比如FFT、FIR 和IIR滤波器计算等在工业和网络类型应用中一般由微控制器来执行的操作。下面举例说明M4K加速DSP型功能的能力:一个PIC32 可在 22K 周期数,即283微秒@80MHz条件下执行一次256点16位 radix-4 FFT,比基于Cortex-M3微控制器的STM32的周期数少14%。

3.5 SRAM 接口
代码存取与数据存取的速度对处理器的性能有重大影响。在存储器接口设计方面,设计人员作出了巨大的努力,以期尽可能增大可用带宽,并尽可能减小延迟,最终达到0-等待状态数据传送的目标。MIPS架构整合了一个灵活的存储器总线架构,其能够从高速闪存(flash)或从高性能片上SRAM执行代码。M4K内核还整合了一个用于指令及数据存储器的高速低延迟SRAM接口。该接口支持单周期和多周期存储器存取。M4K SRAM接口可配置为双模或统一模式。双模模式可提供最高性能,并带有独立的数据(D-SRAM)总线与控制信号,以及指令(I-SRAM)总线与控制信号。双模允许在I-SRAM 和 D-SRAM接口上同步处理任务,消除在公用总线接口上可能出现的延迟,防止其减缓程序的执行速度。

I-SRAM接口具有改变信号输入方向的能力,在需要时,可将D-SRAM读周期改变到I侧方向。这有助于改良的Harvard架构(基于MCU的系统的一个常规特性)的实现,允许非易失性数据在程序存储器中的存储。

SRAM接口提供了中止M4K内核5级流水线的任何指令处理任务的能力,这种能力有利于外部系统控制器立即响应外部事件,如中断请求或通过EJTAG调试接口的请求。在处理典型微控制器应用中的高度确定性特性时,快速响应外部中断事件的能力至关重要。

SRAM接口还具有中止长延迟处理任务的能力。在处理典型微控制器应用中的高度确定性特性时,快速响应外部中断事件的能力至关重要。

M4K内核SRAM接口为M4K内核提供了一种高速、易于使用且高度可配置的存储器接口,而且,大多数处理任务都是在单周期内完成的。除了指令和数据存储器,它不包含额外的开销,如处理任何情况的协议或信号等,故有助于芯片设计人员实现M4K内核的最大性能。

而Cortex-M3却没有这样完善全面的存储器控制特性,因此其性能比M4K内核的要低。

3.6 CorExtend
MIPS32架构的另一个特性是CorExtend,其可为开发人员提供产品差异性和定制化功能。这是设计时的一个选项,通过用户定义指令(UDI)和定制硬件来扩展内核指令集。CorExtend允许设计人员在内核中自行增添功能性,以加速目标应用中造成瓶颈障碍的专用功能,从而提高系统总体性能。CorExtend在典型MCU环境中的使用包括专用图形控制器、TCP/IP加速器、定制安全/加密逻辑、无线基带控制或其它实时控制接口的设计。CorExtend与内核流水线协同工作,如图3所示。CorExtend的功能性与MIPS32完全兼容,并得到所有领先的MIPS兼容开发工具的支持。

图3 CorExtend的流水线结构

图3 CorExtend®的流水线结构

--电子创新网--
粤ICP备12070055号